Tianjin, China
Engineering/ Architecture
Min: 20000 CNY Max: 30000 CNY
Electronics & Communication Engineering
Min: 1 Year
Senior
Min: 22 Years Max: 45 Years
-- All Arab Countries --
Full Time
Any
2 Open Positions
Bachelor's degree
Electronic Engineering
Arabic - Very Good English - Very Good
Any
Any
FPGA development: Xilinx/Altera original tool chain development, VHDL/Verilog programming
1. مهندس تطوير FPGA: تطوير سلسلة الأدوات الأصلية Xilinx/Altera، برمجة VHDL/Verilog
الجنسيات المطلوبة:
1. جميع الدول العربية، ولهم الأولوية مطلقًا،
2. المسلمون في دولة مسلمة مثل باكستان، وإندنيسيا، وغيرها،
3. المسلمون في دول غير مسلمة: بورما، وهند، وفيتنام، وغيرها.